Carte Mère FPGA CoreEP4CE6, Dotée de la Puce EP4CE6E22C8N ALTERA Cyclone IV

Description de Carte Mère FPGA CoreEP4CE6, Dotée de la Puce EP4CE6E22C8N ALTERA Cyclone IV

CoreEP4CE6 est une carte principale FPGA dotée d'un périphérique EP4CE6E22C8N intégré, prenant en charge d'autres extensions.
Dispositif de configuration série embarqué E pièces16SI8N circuit de base FPGA intégré, tel que circuit d'horloge bouton nCONFIG intégré, bouton RESET, 4 x LED les d'E/S sont accessibles sur les embases à broches interface de débogage/programmation JTAG intégrée
Conception de pas d'en-tête de 2,54 mm, adaptée au branchement dans votre système d'application
EP4CE6E22C8N: le dispositif FPGA ALTERA Cyclone IV qui comprend: Fréquence de fonctionnement: 50 MHz
Tension de fonctionnement: 1,15 V ~ 3,465 V; E/S: 80; LE: 6 000; RAM: 270 ko; PLL: 2

Débogage/Programmation: prend en charge JTAG
AMS1117-3.3, régulateur de tension 3,3 V
AMS1117-2.5, régulateur de tension 2,5 V
AMS1117-1.2, régulateur de tension 1,2 V
E pièces16, mémoire FLASH série embarquée, pour le stockage de code
Voyants d'alimentation
Bouton de réinitialisation
Bouton nCONFIG: pour reconfigurer la puce FPGA, l'équivalent d'une réinitialisation de l'alimentation
Interrupteur d'alimentation
Oscillateur à cristal actif 50M
Prise 5 V CC
Interface JTAG: pour le débogage/la programmation
Les broches d'extension FPGA, VCC, GND et les d'E/S sont accessibles sur les connecteurs d'extension pour une extension supplémentaire
Cavaliers LED
Remarque:
CoreEP4CE6 fournit une interface de débogage JTAG, mais n'intègre aucune fonction de débogage, un débogueur est requis.
La carte mère et le programmateur/débogueur sur les photos ne sont PAS inclus dans le prix.
Brochage de l'en-tête JTAG
Ressources de développement
Logiciels associés (Quaters II, NIOS II etc.)
Code de démonstration (Verilog, VHDL, NIOS II C)
Schéma (PDF)
Documentations de dév