Pour la Carte de DéVeloppement Python FPGA, la Programmation Graphique 1.0E ExéCute Facilement RISC-V

Description de Pour la Carte de DéVeloppement Python FPGA, la Programmation Graphique 1.0E ExéCute Facilement RISC-V

Le FPGA LatTIce iCE40UP5k est utilisé pour les périphériques principaux
L'unité logique 5280 (4-LUT+CARRY+FF) a les mêmes ressources FPGA que version LatTIce et moins de ressources logiques que la version Altera ;
RAM double port 120 Kbits
1 Mbit (128 Ko) de RAM à port unique, qui dépasse la capacité de mémoire interne du FPGA que nous utilisons, est la raison pour laquelle il peut prendre en charge CNN ;
PLL, 2 x SPI, 2 x IP durcies I2C. Deux oscillateurs internes (10 kHz et 48 MHz) simplifient grandement la conception. Huit blocs multiplicateurs DSP sont utilisés pour le traitement du signal, comme la synthèse vocale et la radio définie par logiciel ;Très faible consommation d'énergie pour les applications alimentées par batterie;3 variateurs 24 mA et 3 x PWM IP durs (peuvent piloter directement les lumières LED RVB et les petits moteurs à courant)

Mémoire suffisante et assez rapide
128 Mbit (16 Mo) quad SPI double débit de données (QSPI-DDR) flash
Par exemple, le flux vidéo peut être transmis au réseau LED
Beaucoup d'E/S (en fait, il y a peu de broches de FPGA UP5K, mais elles sont suffisantes)
3 broches pour LED RVB
2 LED pour carte
Un port UART, une broche RX et une broche TX sont accessibles via un port série USB virtuel
Une clé
Deux connecteurs Pmod (total 16x broches)
Il y a un Pmod (8 x broches) qui peut être cassé
5 lumières LED en forme d'étoile
3 clés
Ressources suffisantes pour prendre en charge le noyau logiciel du processeur !
picorv32
soc
RISC-V et autres cœurs souples
Programmateur FPGA embarqué et adaptateur USB vers série
Compatible avec l'outil IceStorm iceprog
Simple, aucun lecteur requis pour se connecter à l'hôte
Connecteur Pmod et module Pmod
Cette carte dispose de trois types de connecteurs Pmod standard